This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

End of Result Set

Generate Collection

L1: Entry 1 of 1

File: JPAB

Nov 21, 1989

PUB-NO: JP401289124A

DOCUMENT-IDENTIFIER: JP 01289124 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: November 21, 1989

INVENTOR - INFORMATION:

NAME COUNTRY

UTAKA, MASATOSHI MISAWA, HIROSHI OGAWA, HISANORI

ASSIGNEE-INFORMATION:

NAME COUNTRY

UTAKA MASATOSHI N/A

APPL-NO: JP63118890 APPL-DATE: May 16, 1988

US-CL-CURRENT: 438/FOR.165; 438/FOR.222, 438/365, 438/404

INT-CL (IPC): H01L 21/306; H01L 21/20

ABSTRACT:

PURPOSE: To form an excellent single crystal thin film in high controllability on an insulating film for manufacturing a semiconductor device by a method wherein a high concentration impurity layer and a single crystal layer thereon are provided on the part near the surface of a wafer and after bonding the surface onto the surface of another wafer, the whole body is etched away from the rear surface using the high concentration impurity layer as an etching stopper.

CONSTITUTION: A P+ type layer 16 implanted with B ion is provided on the part near the surface (100) of an N type Si substrate 17 and then an epitaxial layer 14 is laminated on an upper single crystal layer 15. A surface oxide film 13 is bonded onto the surface oxide film of another wafer 11. Next, the epitaxial layer 14 is exposed to the surface by successively etching away the whole body from the rear surface using the P+ layer 16 as an etching stopper. In such a constitution, an excellent Si single thin film 21 (14) can be formed on an insulating film 22 (12, 13). When a buried layer 31 for bipolar transistor is buried in this thin film 21 and then one of the insulation-isolated islands is implanted with O ion and encircled with an oxide film 34 to provide a transistor comprising an N-collector 36, a P-base 37 and an N-emitter, an IC bearing excellent characteristics can be manufactured.

COPYRIGHT: (C) 1989, JPO&Japio

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-289124

၍Int. Cl. ⁴

識別記号

庁内整理番号

阎公開 平成1年(1989)11月21日

H 01 L 21/306 21/20 M-7342-5F 7739-5F

審査請求 未請求 請求項の数 2 (全4頁)

②特 願 昭63-118890

@出 願 昭63(1988) 5月16日

愛知県名古屋市天白区八事石坂661番地 八事住宅22号 正 俊 @発 明 者 髙 右 愛知県名古屋市天白区久方2丁目13番地 豊田工大久方寮 沢 宏 支 @発 眀 老 \equiv 503号 愛知県豊田市トヨタ町530番地 平山豊和寮3324号 紀 72発 明 老 水 Ш 尚

の 出願人 右高 正俊 の 出願人 右高 正俊

愛知県名古屋市天白区八事石坂661番地 八事住宅22号

明細

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 新級結晶上の結果膜上にシリコン単結晶形態 はずる SOI 標準を設置する 概. まず ウェ 放 数 面 する 概. まず ウェ 放 数 面 する 概. まず ウェ 放 数 面 する 概. まず ウェ た 後. 面 近 く の 結晶 丹 を モビタ キシャル 成 込 み た さ の こ の エ ピ タ キ シャル 月 表 面 し 、 な に こ の ウェ が な た に の ウェ が な た に こ の ウェ が な 接 地 し で ウェ 減 度 に 純 物 用 を エ ッ チ ン グ な か に と し で ウェ 減 度 不 額 物 ら の エ ッ チ ン グ を 報 皮 と する 半 準 体 装 屋 の 製 造 方 に

(2) エッチングストッパ用の高適度不適物層を、 イオン打ち込みによって形成することを特徴とす る特許確求の範囲(1)記載の製造方法

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、新規な半導体装置の製造方法に関した さらに詳細にはSOI(SIlicon-On-lesulator) 構造において、絶験限上に所望の関厚の良質な単 結晶層を容易に持る方法、およびその単結晶層に パイポーラIC等を製造する方法に関する。 (供来の技術)

するのみならず 2 つの独立のトランジスタがこのリーク電波のため、 おたがいに短結することも 起き、 問題となっている。 この問題を解決するための手段として、 兼子間を P N 接合でなく. 純糠物を用いて分離する方法があるが、 このためには絶縁 顔上に 単結晶層を形成する S O I 構造が不可欠である.

 \mathcal{A}^{\prime}

世来より、SOI構造の製造方法としてSOS
(Sillcon-On-Sappbire)、SIMOX (Separa-tion-by-IXpranted-Oxygen)、 辨電体分離等の方法があった。しかしSOS、SIMOXでは結晶性のよい単結晶層を持ることが困難であり、また講電体分離ではウェハを支える多結晶シリコンを成長する際にウェハが大きく反ることがあるという問題のほか、単結晶シリコンの程度化を特度よく行なうことが困難である等の問題があった。

そこで 最近では これらの 方 払 に 代わる もの として 2 枚 の シリコン ウェハ を 酸化 膜 を 介して 直接接 昔し、 その 一方を 研磨 等により 奪頭 化する ことで S O I 構造を得る方法が注目されている。 この方

の P 形 シ リ コ ン ウ ェ ハ で (1 1 0 0) 方 位 の も の の 表 面 近 く に ホ ウ 素 な ど P 型 の 不 載 物 を イ オ ン 打 ち 込 み 等 に よ リ ド ー ピ ン グ し 1 0 い で as - 3以上 の 高 濃 度 不 載 物 層 を 形成す る。 こ の 不 載 物 層 の ド ー ピ ン グ は 女 ち る が、 イ オ ン 打 ち 込 み に よ リ 行 なっ た 場 合 に は 一 高 濾 度 不 戦 物 層.
む よ び 結 昼 欠 陥 の 多 い 層 は ウ ェ ハ の 内 節 に 形 成 さ れ る た め、 こ の 換 の エ ピ タ キ シ ャ ル 成 長 中 の オ ー ト ド ー ピ ン グ は 少 な く、 し か も 表 面 の 結 晶 性 も 成 長 初 郎 に ア ニ ー ル さ れ 良 好 な も の と なる た め、 よ り よ い 結 果 が 待 ら れ る。

級いてこの高温度不能物層をもつウェハ表を回に エピタキシャル層を成長させる。このエピタキシャル層を成長をせる。このエピタはケ 中ル層は、のちに着子祭はとなる。 さらに、解釈の 理由により、イオン打ち込みで高級度不純物層が 形成されたウェハの場合、高級度不純物層が はエピタキシャル層をして、所望の既厚い ので、不純物濃度が低く結晶性が良好なものの。 法によれば、結晶性のよい単結晶度が得られ、ウェハの反りも小さいものが出来るが、単結晶度の 障膜化を模型よく行なうことが困難であることは 依然として問題点として残っている。

(発明が解決しようとする問題点)

本発明は前記従来技術の問題点を背景になされたもので、結構膜上に良質のシリコン単結品度を関厚の制御性よく得ること、およびその単結品中にパイポーラ1で等を製造することを目的とする。(問題点を解決するための手段)

本発明は、801番漁法を設造する際、まずウェハ表面近くの結晶内部に高漁皮不純物層を、さらにその上に単結晶層を形成し他のウェハと接着を行なった後、この高漁皮不純物層をエッチングを積度よく行ない、単結品層を得限化することを特徴とする半導体装置の製造方法を提供するものであ

本発明によるSOI構造の製造方法では、例えば、まずN形、または不頼物濃度10′′の・・以下

具に持られる.

また. 本発明による S O 1 構 選 を バイ ボー ラ I C に 使用 する 場合に は 埋 め 込 み 層 を 形 成 する た め エ ピ タ キ シャ ル層 成 長 後. そ の 表 面 よ リ ア ン チ モンな ど N 形 の 不純 物 を 高 濃 度 に ドー ピン グ する.

収いてこのエピタキシャル層 扱面を酸化する。また、これとは別にSOI 構造を形成した 原 その土台となる酸化したシリコンウェハを用意する。この酸化酸は、SOI 構造の結構膜となるとともに、2枚のウェハを接着する原の接着面となる。

続いてこの高濃度不純物原、エピタキシャル原、 酸化脳形成族みのウェハと、もう一枚の酸化族み ウェハを、それぞれの酸化膜を介して直接接着する。

接着は、まず2枚のウェハを洗浄した扱、設面に水やシリコンフィルム等を介して、または直接重ね合わせ、加圧、加熱、野電パルス印加等によって2枚のウェハの歯者性を高めた後に、窒素雰囲気・で900で以上で30分以上熱処理することにより行なう。このように

して、 ウェハの直接接着によりシリコン単結品ーシリコン酸化額ーシリコン単結品のSOI標準が 形成される。

秋いてこの数化 腹上の単結品層をエッチングにより準限化する。 エッチングで放去する 部分は は と ピタキシャル 履を成長した 基板の 真面面から 高度 不純物 費までである。 このとき 不純物 濃度 は 対する 選択エッチングを行なうことにより。 も グ グートの比を 10:10:11 以上に高めることができ、 高度 圧不純物 層がエッチングを特度よく行なうことができる。

最後に、 高濃度不軽物層の除去と表面の戴面化 をかねて表面を研磨する。

以上の方法により、接着したウェハを土台とし、 酸化膜上に単結品層を有するSOI構造が形成される。この方法によれば、結晶性が良好で、所愛 の不統物濃度をもつ単結品層が容易に得られる。

この後、 賃単結品層の機方向の分履を行ない. 抵抗、コンデンサ、 ダイオード、 トランジスタ等

0℃、60分間加熱処理することで接着した。

他の実施例として、本技術を用いてパイポーラ ICを製造した場合を実施例2で説明する。 (実放例2)

のすべてまたは一部を形成する

以下. 実施例をあげて本発明を具体的に説明する.

(実施例1)

ウェハには、 比抵抗が約2000のP型のシリコンウェハで(1000)方位の3インチのものを用いた。このウェハにイオン打ち込み装置でホウ葉イオンを100KeV、2×1015cmで打ち込み、ウェハ表面より約0.3pmの場所に、 不統物適度的1020cmである環度不純物層を形成した

続いてこの表面にエピタキシャル層をドーピン グを行なわずに約5μm成長させた

続いてこのウェハの表面を放化して. 3000 人の酸化膜を形成した。また、これとは別に3インチウェハ上に酸化酸を3000人成長させたものを用意した。

この2枚のウェハを洗浄した後その表面に水の 膜を形成し、加圧して歯着させたまま、150℃ で1時間放置し、その後、酸素学囲気中で110

約1500人版市し、 酸素: 簡素 = 1:12の雰囲気中で1100℃、 4時間必理することによって、不能物濃度101°cm-1以上の不能物層を約 2.5μmの課さまで形成した。 その後、前記実施例1記載の方法により酸化膜上に約5μmの単結品シリコンを有するSOI構造とした。

大にN型エピタキシャル層の扱面を熟酸化して 世別を形成し、ホトリッグラフィ技術を用いて 分離用の穴をあけ、その穴を通してN型エピタキ シャル層を前述のエチレンジアミン系のエッチン グ後により、ウェハ内部の酸化酸まで約5μmm リナングしてV字形の雑を形成することにより、型の単結晶の鳥を形成した。これに対したり、型の み層用に形成したN形不純物層も各番子領域に分 能された

その後ウェハを熱酸化して、 N型の易を酸化原で被理する構造とした性、 エッチングにより生じた課を埋めるため、 ウェハ全面に多結品シリコンを約6 μm 堆積した。 この多結品シリコンの堆積は 8 0 0 ~ 6 5 0 ℃におけるモノシランガスの熱

分解を利用して行なった

.

その後、この多結晶シリコンをウェハ表面の散 化腹まで約6μm 研磨して表面を平均化した。

(発明の効果)

本発明により、トランジスタ、ダイオード等と、

リコン、 3 4 は酸素イオン打ち込みにより形成した酸化膜、 3 5 は抵抗体、 3 8 は N P N トランジスタのコレクタ、 3 7 は N P N トランジスタのベース 3 8 は N P N トランジスタのエミッタを示す

抵抗がすべて酸化腺により分離できたため. それぞれの森子の周波数特性が改善された.

また、 周囲温度が上昇した場合においても、 素子間のリーク電後の増加が起こらず、 良野な特性が持られた。

(図面の簡単な説明)

图 2 は、本発明による S O I プロセスが完了した状態のウェハを示す。 2 1 は単結品層、 2 2 は絶録 酸となる酸化酸、 2 3 は土台となるシリコンウェハを示す。

図 3 は本発明によって製造したバイボーラ I C の断面図を示す。 3 1 はバイポーラトランジスタ 用の埋め込み層。 3 2 は酸化酶。 3 3 は多結品シ

